ОСОБЕННОСТИ РЕАЛИЗАЦИИ КОНВЕЙЕРНОГО ПРОЦЕССОРНОГО ЯДРА RISC-V В БАЗИСЕ ПЛИС

Сегодня к развитию процессоров на архитектуре RISC-V проявляют интерес как российские, так и международные компании, поскольку открытая архитектура позволяет создавать специализированные и экономичные решения для широкого спектра приложений. Альянс российских разработчиков микроэлектроники («Аквариус», Yadro, «Байкал Электроникс» и др.) предлагает включить технологии на базе RISC-V в приоритетные национальные проекты и государственные программы. Ранее в журнале «ЭЛЕКТРОНИКА: Наука, Технология, Бизнес» были рассмотрены проекты однотактного и многотактного процессорного ядра RISC-V в САПР Altera Quartus II [1, 2]. В данной статье речь пойдет о разработке конвейерного процессорного ядра RISC-V в САПР Altera Quartus Prime Standard Edition для последующей реализации в базисе ПЛИС серии Cyclone V.