Implementação de uma Unidade Lógica Aritmética (ULA) de 4 bits em FPGA Altera Cyclone IV

Este trabalho apresenta o desenvolvimento e análise de uma Unidade Lógica Aritmética (ULA) de 4 bits implementada em Field-Programmable Gate Array (FPGA) Altera Cyclone IV EP4CE22E22C6 utilizando linguagem VHDL. A ULA desenvolvida realiza quatro operações fundamentais: AND lógico, OR lógico, adição e subtração, controladas por um comando de 2 bits. A metodologia empregada baseou-se em design digital síncrono, seguindo princípios de arquitetura de computadores e lógica digital. Os resultados obtidos através de simulação comportamental demonstram o funcionamento da ULA para todas as operações implementadas, com tempos de resposta adequados para aplicações em sistemas digitais. A análise dos resultados demonstra a viabilidade da implementação proposta, apresentando características de desempenho compatíveis com aplicações educacionais e prototipagem de sistemas embarcados.