A High-Performance Ed25519-based Hardware Accelerator for Secure Boot in Embedded Systems
Abstract
디지털 서명 알고리듬 Ed25519를 위한 하드웨어 가속기를 설계하고, 이를 기반으로 임베디드 시스템의 보안 부팅 과정을 하드웨어-소프트웨어 통합 구조로 구현하였다. 제안된 하드웨어 가속기는 Edwards25519 타원곡선 암호 코어, SHA-2 (Secure Hash Algorithm 2) 블록, 해시 기반 결정론적 랜덤 비트 생성기 (deterministic random bit generator; DRBG), 하드웨어 난수 생성기, 연산 결과 저장용 메모리, 그리고 전체 동작을 제어하는 유한 상태 머신(finite state machine; FSM) 블록으로 구성된다. FSM은 보안 부팅 과정에서 요구되는 SHA-512 연산과 Ed25519 서명 검증이 CPU의 개입 없이 하드웨어 가속기 내에서 독립적으로 수행되도록 설계되었다. 제안된 하드웨어 가속기를 Zynq UltraScale+ MPSoC 디바이스에 구현하여 200 MHz 클록 주파수에서 동작을 검증하였으며, 초당 약 10,000번의 Ed25519 키 생성 및 서명 생성과 약 4,000번의 Ed25519 서명 검증이 가능한 것으로 평가되었다.
Fields of Study & Subjects
Cryptography and Residue Arithmetic
Cryptographic Implementations and Security
Embedded Systems Design Techniques
Publication details
- Journal / source
- The Journal of the Korean Institute of Information and Communication Engineering
- Volume
- 30
- Issue
- 1
- Pages
- 161–169
- Publication date
- 31 January 2026
- Language
- EN